EUROPEAN PATENT OFFICE

Patent Abstracts of Japan

PUBLICATION NUMBER

58134479

PUBLICATION DATE

10-08-83

APPLICATION DATE

03-02-82

APPLICATION NUMBER

57016702

APPLICANT: MITSUBISHI ELECTRIC CORP;


INVENTOR: WATARI YOSHIHIKO;


INT.CL.

: H01L 29/91

TITLE

: PIN DIODE





ABSTRACT:

PURPOSE: To obtain a diode having very small forward series resistance in a mass production scale with an extremely small structure by concentrically disposing a P+ type region and an N+ type region in an intrinsic layer when forming a PIN diode.

CONSTITUTION: An N+ type region 2 is concentrically diffused at a P+ type region 3 as a center in an intrinsic N type semiconductor substrate 1 which exceeds $2,000\Omega cm$, and the entire surface is covered with a passivation film 4. Then, the prescribed hole is opened at the film 4, an electrode 5 is covered on the region 3, and an annular similar electrode 5 is covered on the region 4. In this manner, the thickness of the intrinsic layer and hence the distance t₁ between the regions 2 and 3 can be reduced to smallest possible size by a photocomposing technique, and the design and manufacture of a diode having very small forward series resistance can be facilitated.

COPYRIGHT: (C)1983,JPO&Japio

THIS PAGE BLANK (USPTO)

(9) 日本国特許庁 (JP)

①特許出願公開

⑩公開特許公報(A)

昭58-134479

(1) Int. Cl.³ H 01 L 29/91

識別記号

庁内整理番号 7638-5F 砂公開 昭和58年(1983)8月10日

発明の数 1 審査請求 未請求

(全 2 頁)

50PINダイオード

②特 顯 昭57-16702

②出 願 昭57(1982)2月3日

砂発 明 者 亘善彦

伊丹市瑞原 4 丁目 1 番地三菱電

į,

機株式会社北伊丹製作所内

卯出 願 人 三菱電機株式会社

東京都千代田区丸の内2丁目2

番3号

個代 理 人 弁理士 葛野信一 外1名

明組 書

1. 発明の名称

P 1 N # 4 # - F

2. 存許請求の範囲

イントリンシフタ暦中にP⁺ 低域とN⁺ 低域を互いに同心円状に配置したことを特徴とするPI Nダイオード。

3. 発明の詳細な説明

この発明は、PINダイオードの設計・製造に おける改良に関するものである。

PINダイオードの主要な電気的等性は兼知のことく、計電容量でと原直列抵抗では、とである。これらの特性は、PINダイオードの設計寸法と思接な関係があり、例えば順直列抵抗では、PINダイオードのイントリンツク層厚さも、に正比例し、接合面積8Kの比例する。今、原直列抵抗では、を非常に小さな値に設計したいとき、これを実現する手段は、イントリンツクク層を含む、または接合面積8を非常に大きくするかの例れかである。イントリンツクク

層厚さも、を非常に移くする場合、製造工程中で 破損しやすくたる。現在の製造技術では、イント リンシフタ層厚さも、は150μm以上ないと実 飯上取扱いができない。。このため、大量生産を実 施する上でイントリンシフタ層厚さも、には下膜 があり、性能上満足できない。

次に、複合面限Sを非常に大きくして順直列抵抗 Tra を非常に小さくする場合、PINダイオードチップの面積も必然的に非常に大きくなり、製造原価が高く、実際上市場性がなくなる。

このように、順直列抵抗 re。が非常に小さいP INダイオードを量量的弧模で製造するには、製 造技衛上の勧約があり、実現が困難であつた。

この発明は、順直列抵抗 tra の非常に小さな P I N ダイオードを量量的規模で容易に製造できる 手段を提供するものである。

まず、従来のPINダイオードを第188(a)。

従来PINダイオードは、例えば第1回(a)の 上面回および第1回(b)の新面回に示すように、

持開昭58-134479 (2)

2 0 0 0 0 cm 以上のN型半導体基体 1 内 k 、N⁺ 領域 2 および P ⁺ 領域 3 を形成し、パンペーション被膜 4 および電振 5 を形成している。

N型半導体基体1中のN+ 領域2およびP+ 假数3 を除いた領域がイントリンシック層として動作する。PINダイオードとしての機能を理想的な状態に近づけるためには、イントリンシック層の実効的不純物濃度をできるだけ低下させるため、N+ 領域2およびP+ 領域3を残くする必要がある。

このため、非常に小さな順直列抵抗 rt。 を実現する一つの方法である、前述したようなイントリンシック層の厚さを非常に輝くすれば、 N型半導体基体 1 の単さを非常に輝くしなければならず、量量的規模の生産は N 型半導体基体 1 の破損のため実質的にできない。

次に、この発明の一実施例について説明する。 第 2 図 (a).(b) はこの発明の一実施例を示すも のである。これらの図において、 2 0 0 0 g cm 以上のN型半導体基体1内に、N+ 領域2とP+ 領域3とを同心円状に形成し、パンペーション被 裏4および電極5を形成する。このようにするこ とによつて、イントリン、ンクク層の厚さも、は、 N+ 領域2とP+ 領域3との距離になり、通常の 写真製版技術で作成できるまで薄くすることがで きるので、順直列抵抗11.0の非常に小さいPIN ダイオードを量産的規模で製造できる。

以上説明したように、この発明によれば、極めて簡単な構成で、順直列抵抗の非常に小さなPI Nダイオードを量素的気候で製造できる利点がある。

4. 図面の簡単な説明

(a)

第1図(a)。(b) は従来のPINダイオードを示す上面図および断面図、第2図(a)。(b) はこの発明の一実施例を示す上面図および断面図である。

図中、 1 は 2 0 0 0 Q cm 以上の N型半導体基体、 2 は N $^+$ 領域、 3 は P $^+$ 領域、 4 は A シベーション 被験、 5 は 包 値で ある。 なお、 図 中の 同 一 符号 は 同 一 また は 相 当 都 分 を 示 す。

第 2 図

(a)

